FPGA Notes

Clock Jetter分为两种：Cycle-to-cycle Jitter和Period jitter。

Cycle-to-cycle Jitter：即每个clock cycle的差异。第一个输出是1000 ns，第二个是1001 ns，那么+1ns就是cycle2cycle了。Spartan3的DCM cycle-to-cycle是150~300ps

Period jitter 是Cycle-to-cycle 的一种总体的统计表现。

参考资料：
xapp462 [PDF]

1、检查布局布线结果——检查DCM，BRAM，Slice，IOB等等的配置方式；查看布线方式，是不是走了全局布线通道等。
2、修改DCM, BRAM, Slice, IOB等的配置方式，比如修改DCM倍频系数，Pin的输出电压标准等
3、与Timing Analyzer配合实现CrossProbing，查看Timing瓶颈
4、添加Probe，将内部信号引到Pin上以方便示波器观察（可直接生成bit文件）
5、更改ChipScope的ILA Core的一些配置，比如说改变ILA采样时钟。
6、更改布局，比如说，换一个Pin来输出信号
7、改变布线
8、Direct Routing，将所有的布局布线信息都记录下来

1. GateVision
2. Synplify_pro
3. Xilinx PlanAhead

对于任何设计，都牵涉到两方面的工具相辅相成，一方面是设计工具，比如C语言的编译器GCC，连接器等等；一方面是调试工具，比如GDB等。

在FPGA设计中，同样有这样两方面工具。
设计工具：综合器XST, Synplify Pro等；布局布线工具NgdBuild, Map, PAR。
调试工具：FPGA的调试目的主要是功能和时序。设计首先需要在RTL级上正确，然后考虑布线延时等因素，才能确定最后在硬件上的设计是正确的。下图就表示了用于FPGA调试的工具分类。

1、用buffer_type约束。具体使用方法在XST User Guide
2、手动插入BUFG，然后设置允许使用BUFG的数量，那么手动插入的将拥有高优先级而先占用了BUFG。