Sep
18
引用
The first member in the Speedster family, the SPD60, boasts 47,040 LUTs, 144 x 18Kbit Block RAMs, 735 Kbits of Distributed RAM, 98 18x18 multipliers, 8 x 5GBps SerDes, 20 x 10.3Gbps SerDes, 4 x DDR2/DDR3 Controllers, 16 PLLs, ... and the list goes on.
详细请阅读
http://www.pldesignline.com/210601830
Sep
2
[2008.08.04]
同时使用EDK和Sysgen，有两种流程：
1、在Sysgen中做hw co-sim；
2、用Sysgen生成pcore然后手动添加到EDK工程中。
参考文档：
- Sysgen User Guide --> Hardware/Software Co-Design --> Design with Embedded Processors and Microcontrollers
- API Documents (在生成PCORE的src目录中)
同时使用EDK和Sysgen，有两种流程：
1、在Sysgen中做hw co-sim；
2、用Sysgen生成pcore然后手动添加到EDK工程中。
参考文档：
- Sysgen User Guide --> Hardware/Software Co-Design --> Design with Embedded Processors and Microcontrollers
- API Documents (在生成PCORE的src目录中)
Sep
2
[2008.01.11]
一直没有做成功Profile，原来输在最后一步上。
Profile的主要流程如下：
1. 在硬件中添加用于Profile的timer。方便的方法是在做BSB的时候直接添上，那么中断控制器INTC也就自动连上了。
2. 在Software Platform Settings中设置OS and Libraries --> Enable SW instructive profiling = True --> Profile time
3. 打开SDK，设置project的版本属性为Profile(不是Debug和Release)：右键Project --> Properities --> C/C++ Build --> Configuration = Profile
4. 设置Download ELF为Profile的ELF：Device Configuration --> Program Hardware Settings --> ELF in Profile folder
5. Run Profile: Run --> Run... --> New --> C/C++ Application = Profile/executable.elf --> Profiler --> Enable Profiling --> Scratch Memory Address = Free Memory
按OK后SDK开始Profile。但是有时候会停在%XMD %XMD，Progress一直显示在80% -- 此时按一下回车就可以了
问题
在ISE 9.2自带的edk_prof.pdf中说在SDK的project中也要设置允许interrupt。但是我没有在main program中打开Interrupt Enable，为什么也能成功？
[2008.09.02]
一篇新发布的White Paper - WP348 MicroBlaze System Performance Tuning
http://www.xilinx.com/support/documentation/white_papers/wp348.pdf
从一个实例开始讲述如何检查系统瓶颈，如何用Profile工具查看，如何解决问题。
FPGA系统不是通常的系统，它最大的优势是可以用硬件加速软件计算。
[参考资料]
EDK Profiling User Guide -\EDK\doc\usenglish\edk_prof.pdf
一直没有做成功Profile，原来输在最后一步上。
Profile的主要流程如下：
1. 在硬件中添加用于Profile的timer。方便的方法是在做BSB的时候直接添上，那么中断控制器INTC也就自动连上了。
2. 在Software Platform Settings中设置OS and Libraries --> Enable SW instructive profiling = True --> Profile time
3. 打开SDK，设置project的版本属性为Profile(不是Debug和Release)：右键Project --> Properities --> C/C++ Build --> Configuration = Profile
4. 设置Download ELF为Profile的ELF：Device Configuration --> Program Hardware Settings --> ELF in Profile folder
5. Run Profile: Run --> Run... --> New --> C/C++ Application = Profile/executable.elf --> Profiler --> Enable Profiling --> Scratch Memory Address = Free Memory
按OK后SDK开始Profile。但是有时候会停在%XMD %XMD，Progress一直显示在80% -- 此时按一下回车就可以了
问题
在ISE 9.2自带的edk_prof.pdf中说在SDK的project中也要设置允许interrupt。但是我没有在main program中打开Interrupt Enable，为什么也能成功？
[2008.09.02]
一篇新发布的White Paper - WP348 MicroBlaze System Performance Tuning
http://www.xilinx.com/support/documentation/white_papers/wp348.pdf
从一个实例开始讲述如何检查系统瓶颈，如何用Profile工具查看，如何解决问题。
FPGA系统不是通常的系统，它最大的优势是可以用硬件加速软件计算。
[参考资料]
EDK Profiling User Guide -
Sep
1
孤陋寡闻，现在得知这个项目 - NetFPGA
官方网站 http://netfpga.org
OpenHW 小组 http://openhw.eefocus.com/project/view.php?id=240
引用介绍
一个项目，一个框架，一个平台，可以让师生和研究人员从忽略最底层的实现开始，看到结果，引起兴趣，实践理论，开放源码。
足够的复杂度，足够的实用性，足够的商业支持，都使得这个项目越来越成功。
一个足够大的项目，也使得在FPGA平台上的开源项目真正走入大家的视野。
官方网站 http://netfpga.org
OpenHW 小组 http://openhw.eefocus.com/project/view.php?id=240
引用介绍
引用
随着NetFPGA的在北美兴起，愈来愈多的人开始关注到这个最初只是斯坦福大学课堂教学使用的Project。仿佛让人看到最初Spice刚刚兴起的那个瞬间。
NetFPG把FPGA的可配置的特性带入了网络通讯领域，相信在不久的将来，它必将带给更多人更多的惊喜。
NetFPGA可以非常方便的使得研究人员或者高校学生搭建一个高速，硬件加速的网络系统。目前NetFPGA已经融入了斯坦福大学的课程中，教授学生如何设计硬件传送、传发数据的GigE的交换机与路由器。NetFPGA可以为更多的研究人员研究下一代网络提供一个开放的平台。NetFPGA现在所有的硬件代码与软件代码都是开源的。
NetFPG把FPGA的可配置的特性带入了网络通讯领域，相信在不久的将来，它必将带给更多人更多的惊喜。
NetFPGA可以非常方便的使得研究人员或者高校学生搭建一个高速，硬件加速的网络系统。目前NetFPGA已经融入了斯坦福大学的课程中，教授学生如何设计硬件传送、传发数据的GigE的交换机与路由器。NetFPGA可以为更多的研究人员研究下一代网络提供一个开放的平台。NetFPGA现在所有的硬件代码与软件代码都是开源的。
一个项目，一个框架，一个平台，可以让师生和研究人员从忽略最底层的实现开始，看到结果，引起兴趣，实践理论，开放源码。
足够的复杂度，足够的实用性，足够的商业支持，都使得这个项目越来越成功。
一个足够大的项目，也使得在FPGA平台上的开源项目真正走入大家的视野。
Aug
28
通常一个嵌入式系统总有分硬件工程师和软件工程师。
在FPGA上，生成bitstream之前的工作被认为是硬件的，开发C代码被认为是软件的。
如果硬件工程师做完了，要把硬件平台交给软件工程师使用的话，首先他当然可以把整个工程打包给软件工程师，但是除了这种做法外，还有更简单的做法，以下就是交付软件工程师必要的文件列表：
这是最精简的组合了。
如果用XPS打开xmp工程，会显示XPS新建了pcores目录，并拷贝了两个文件：
etc/bitgen.ut
etc/fast_runtime.opt
之后，软件工程师点击工具栏的SDK图标就可以开始开发软件拉。
在FPGA上，生成bitstream之前的工作被认为是硬件的，开发C代码被认为是软件的。
如果硬件工程师做完了，要把硬件平台交给软件工程师使用的话，首先他当然可以把整个工程打包给软件工程师，但是除了这种做法外，还有更简单的做法，以下就是交付软件工程师必要的文件列表：
引用
system.xmp -- 工程文件
system.mhs -- 硬件描述
system.mss -- 软件描述
implementation/system.bit --硬件bit文件
implementation/system_bd.bmm --BRAM的memory map
etc/download.cmd -- 描述JTAG链信息
system.mhs -- 硬件描述
system.mss -- 软件描述
implementation/system.bit --硬件bit文件
implementation/system_bd.bmm --BRAM的memory map
etc/download.cmd -- 描述JTAG链信息
这是最精简的组合了。
如果用XPS打开xmp工程，会显示XPS新建了pcores目录，并拷贝了两个文件：
etc/bitgen.ut
etc/fast_runtime.opt
之后，软件工程师点击工具栏的SDK图标就可以开始开发软件拉。
