FPGA Notes

感谢大家支持，发一个自己写的FPGA FAQ

1、编译ModelSim需要的Xilinx库
2、ISE中一些常用的实用功能
3、门控时钟整理与总结
4、JTAG连接不上
5、ISE中添加属性，使ModelSim能显示仿真代码覆盖率-Code Coverage
6、Xilinx软件安装事项
7、为什么Xilinx器件中BRAM大小是18K？
8、Toggle Path是什么意思？
9、iMPACT可不可以单独装？

<不断增加中>

http://www.practicallynetworked.com/networking/bridge_types.htm

osi中的 第1.2.3层设备

Hub不读取任何数据，只是机械地将收到的数据Copy到其他端口。（那么它的上下游端口有什么区别呢？）
Bridge和Switch读取MAC地址，然后转发到特定端口。所有下游端口都在一个子网中。
Router根据IP地址而不是MAC地址转发数据，每个端口都可以是不同的子网。

ISE有一个功能，Project --> Apply Project Properities，可以导入其他工程的属性，比如map和par的相关设置之类的，就不用重新设置了。
虽说不会很常用，但还是挺有用，挺人性的：）

在ISE安装目录 \data\projnav\iseEdit.tcl
就用它拉

类似VHDL的Generic语句，Verilog也可以在例化时传递参数

例子见http://sutherland-hdl.com/online_verilog_ref_guide/vlog_ref_top.html#8.0%20Module%20Instances

传递的参数是子模块中定义的parameter。

传递的方法：
1、module_name #( parameter1, parameter2) inst_name( port_map);

2、module_name #( .parameter_name(para_value), .parameter_name(para_value)) inst_name (port map);

用#方法和port map的写法差不多

3、defparam
defparam heirarchy_path.parameter_name = value;
这种方法与例化分开，参数需要写绝对路径来指定。