FPGA Notes

看了<新闻我最牛>提供的文章：FPGA设计的新思路 - 不依赖具体厂商的工具。

文章主要转载了Memtor Graphic Design and Synthesis Division Manager Simon Bloch的评论，评论指出：

1、FPGA提供商的产品各自为营，客户如果要更换FPGA产品很不方便。由于FPGA厂商有提供免费的设计工具和适用于自家产品的IP，使客户粘度不断扩大，如果要更换使用另一家公司的FPGA，设计转换很不方便，转换时间长。

2、大部分ASIC厂商在流片前都会进行FPGA验证，由于两者的结构不同，需要做一部分的设计转换，这个转换也根据FPGA的不同而不同，重点放在门控时钟上。这个转换就需要额外的人工和时间。

3、为了节省时间，Incremental Design也是必不可少。



Simon先生说的，估计就是Mentor现在正在努力做的产品。

对于第一点和第二点，的确是现在的市场上的GAP。第三点的话貌似原厂工具就能实现了，所以暂不讨论。

对于第一点：一个综合工具支持几家厂商并不少见，但支持仅限于RTL层上的Logic。由于各个厂商提供的特殊模块越来越多，比如时钟管理模块，比如各个不同标准的IO，比如MGT等高速收发模块，比如内建的以太网和PCIE模块，要实现无缝转换还是非常难的，更可能根本就没有两个产品上的一一对应关系。如果Mentor要做的仅仅是Logic的互相转换，那么这个想法可以说是没什么新意可言；如果要实现Vendor Specific Module的相互转换，实现难度暂时还不是那么小的。

从市场角度看，设计公司真没必要总在FPGA厂商之间变来变去。一个转换软件也没什么大必要长期持有。


对于第二点：这或许是真正可以做的一块。Altera不怎么了解，但是Xilinx对ASIC prototype似乎还没有引起足够的重视，因为销量小。但是这一块对Mentor可以说是个大蛋糕。一个ASIC厂商做Prototype买一块 Virtex5对Xilinx这种卖硬件的公司来说是太少了，但是如果每个要做FPGA Prototype的ASIC都买一份转换软件，市场还是很大的。

并且由于ASIC厂商所验证的，几乎都只是数字逻辑，ASIC厂商不会用 FPGA的MGT, build-in PCIE等等专用硬件，因此软件工具也就不需要关心这些复杂难以实现的部分了。软件最需要关心的，就是怎样完美转换ASIC中常用的门控时钟了，这也是目标客户最关心最想快速解决的。


综上所述，Mentor Graphic与其做所谓的不依赖厂商的工具，还不如做ASIC到FPGA的Prototype转换工具，将用户群定义得细致，市场的反响应该也会更强烈吧。

在Xilinx Journal上，一直都有ESL工具的介绍，特别是去年貌似有一期讲的都是ESL，我没看懂多少，于是扔在了一边。最近看了Kevin Xie的blog，发现自己的确是他说的那类忽视ESL，“对新出现的系统级设计ESL工具不屑一顾”的人。特别是看了Xilinx CTO - Ivo Bolsens在清华的演讲录相后，发现ESL貌似的确是将来的趋势之一。于是决定学习一下ESL。

1. 什么叫ESL？
在Xilinx ESL主页[中文][English]上，ESL是Electronic System Level的缩写，与RTL(Register Transfer Level)对应。

2. ESL能为我们做什么？
在比RTL更高一级的层次上，ESL可以用高级语言(比如ANSI C)——而不是硬件描述语言(比如Verilog和VHDL)——来建模。ESL工具可以直接在这个层次上将代码综合并实现到FPGA。这样设计人员只需要将精力集中在算法一层，而不需要关心底层的硬件实现了。在工具可靠的情况下，设计实现的效率将提高许多倍。


<未完待续>

ISE iMPACT和ChipScope Pro都支持远程调试，Client可以通过网络连接到一台装了Cable的Server电脑进行配置。

远程调试可以达到多人共用一块Demo板的目的。

ISE iMPACT的Server程序是%XILINX%/bin/nt/cableserver.exe
启动server后在Client端通过iMPACT的Cable Setup设置IP地址。

ChipScope Pro的server程序是%ChipScope%/bin/nt/cs_server.bat
启动server后在Client端通过ChipScope Analyzer的JTAG Chain --> Server host setting设置IP地址。

新闻来自
[EmbeddedTechJournal]ARM Optimizes for FPGA  (2007.3.20)
[FPGAJournal]ARM and Altera  (2007.9.11)

ARM一开始为Actel做软核并不引起多大的反响，可能一来因为他们两家本来就是合作伙伴，二来Actel的影响力实在不够大。

半年之后，ARM（其实是ARROW）又推出了为Altera优化的Cortex-M1核，又引起了人们无限的猜想
——ARM只和A开头的公司合作么？
——Altera会是最后的合作伙伴吗？
——ARM加入FPGA软核提供商行列会对FPGA的发展产生怎样的影响呢？

首先我认为A-company不会是终结。
看这趋势，就觉得ARM要做一个FPGA业界通用的软核，性能不一定是最高的（FPGA厂商自己做的软核肯定是最适合自己的硬件的，要做到通用就可能需要牺牲一些性能，但是ARM也能根据各个FPGA做不同的优化，所以性能也不会差），但通用性一定是最好的——硬件的通用性：可以在各种FPGA上实现，而不仅局限于一家；软件的通用性：使用统一的平台开发软件，软件代码兼容。如果要做通用系统，就不可能放弃Xilinx这块至少现在还占据大半江山的大肥肉了。

接下来看看ARM是怎么做的。
ARM and Altera一文中提到，要使用Cortex-M1，必须使用Altera的SOPC Builder去例化Cortex-M1核。而且整个嵌入式系统所使用的总线是Altera的Avalon总线，而不是他自己的AMBA，原因就在于在FPGA内部，厂商已经为自己的软核订制好了很多peripheral IP。如果坚决使用AMBA，那么这些IP就必须重写，这显然是费时费力的事情。 所以ARM需要做的，就是把Cortex-M1优化为适应FPGA的结构(LUT Based)，而且把CPU总线改成FPGA厂商的总线——我想应该不是在自己的总线外部加总线转换，这样效率实在低下。最后的成果需要在用户层看上去所有的指令都对应同样的操作，底层的实现就看他优化的本事啦。

这是机遇也是挑战。
ARM的加入对于稍显混乱的FPGA Embedded市场显然是一个振奋人心的消息。ARM的加入也会带动更多的IP厂商为FPGA写IP Core。服务完备，客户自然也会更愿意用这样的系统。
对于设计者而言，这样的系统很适合做prototype。当FPGA内的软核性能不够用，可以很方便地将CPU移到外部，用一个更贵更快的ARM芯片。当在FPGA内做完设计，也可以很方便地根据FPGA厂商的工艺将FPGA设计固化为ASIC以降低成本。
对FPGA厂商而言，通用就意味着客户粘性的降低，同时意味着客户数量的潜在增长。另一方面，厂商自己的CPU IP Core也同时受到了挑战。

参考资料：
http://www.arm.com/products/CPUs/ARM_Cortex-M1.html
http://www.arm.com/fpga/index.html

[来源]TJBBS一帮达人在讨论如何理财。原来理财，现在对于我来说，还是没有意义的


[来源]同一贴的达人从理财聊到省钱，聊到路费。原来，骑车去上班在某一方面还是不值得的。


[来源]得知华为有人倒下~~一牛人评论。一语道破机关。